курсовые,контрольные,дипломы,рефераты
ВВЕДЕНИЕ
В настоящее время в России, как и во всем мире наблюдается информационный бум и объем информации, передаваемой по коммутируемым (в том числе и телефонным ) каналам связи, сильно возрастает и, поэтому, возникает необходимость в коммутационном оборудовании, которое обеспечивало быстрое и качественное соединение абонентов и соответствовало бы современным стандартам на коммутацию цифровых каналов передачи.
В начале прошлого года (14.01.97) Министерством Связи был издан приказ «О мерах по защите интересов российских производителей телекоммуникационного оборудования», в первом пункте которого говорится: «Предприятиям связи на сети общественного пользования преимущественно применять коммутационное оборудование отечественного производства, в том числе и производимых на совместных предприятиях»[1].
Сейчас фирмы-производители ведут широкие исследовательские и опытно-конструкторские работы по созданию электронных систем коммутации для передачи телефонной и телеграфной информации, данных и так далее в электронных автоматических телефонных станциях с временным разделением каналов, что позволяет одновременно устраивать несколько соединений через один и тот же коммутационный элемент. Это приводит к повышению использования оборудования коммутационного поля, а, следовательно, к улучшению экономических показателей при сохранении требуемого качества передачи информации. Электронные автоматические телефонные станции с цифровым коммутационным полем, построенные по принципу преобразования сигналов в форме импульсно-кодовой модуляции (ИКМ), являются основой для организации интегральных цифровых сетей связи. То есть систем коммутации, в которых аппаратура коммутации и передачи выполнена на единых принципах и единой элементной базе, а все виды информации передаются по сети в единой цифровой форме.
В настоящее время все более широкое распространение получают цифровые сети построенные по кольцевому принципу, где передача информации происходит в одном направлении это позволяет сократить затраты на прокладку магистральных кабелей и предоставляет возможность наращивания сетей, а также объединение нескольких низкоскоростных потоков в один высокоскоростной. Примером действующей в настоящее время кольцевой сети построенной по принципу Синхронной Цифровой Иерархии может служить сеть компании «МТУ-Информ», более подробно особенности функционирования этой сети рассмотрены в главе 1.
Учитывая все вышеперечисленное, видится актуальной разработка отечественной системы коммутации, не уступающей своим зарубежным аналогам по характеристикам, и в том числе разработка коммутационной БИС, которая послужит основой интегральной цифровой сети связи.
Мне в данном дипломном проекте предложено спроектировать БИС – интерфейс , работающую в стандартной системе связи на основе импульсно кодовой модуляции формата ИКМ – 30/32.
Рассмотрим назначение данной БИС в системе передачи цифровой информации: проектируемая БИС , представляет собой блок сопряжения временных каналов входящих и исходящих соединительных цифровых линий передачи. Кристалл предназначен для сопряжения 64 каналов входящих абонентов с таким же количеством исходящих . Существующий формально еще один канал - нулевой - используется для синхронизации. Передача ведется в симплексном режиме, то есть только в одном направлении. Кристалл принимает информацию по восьми параллельным входным групповым трактам (групповым входам) и выдает ее синхронно по восьми групповым выходам.
Кроме собственно сопряжения , БИС предназначена для выполнения ряда других операций, задаваемых внешним или внутренним управляющим устройством . Информация от внешнего управляющего устройства передается БИС в виде команды определенного формата. О результатах выполнения команды кристалл также передает информацию внешнему управляющему устройству.
Внутреннее управляющее устройство непосредственно интегрировано с БИС на одном кристалле и выполняет ряд специфичных для данного устройства функций, в данном дипломном проекте строение внутреннего управляющего устройства не рассматривается .
|
АТС |
Абонент 1 |
Абонент 1 |
|
|
|
|
|
|
|
|
|
|
БИС группового канального интерфейса ( ГКИ ) необходима для сопряжения исходящих и входящих абонентских каналов с линией передачи ИКМ-30/32 со стороны абонентского оборудования , а также сопряжения линии ИКМ-30/32 с коммутационным полем со стороны ЭАТС и обеспечивает кроме того ввод/вывод служебных каналов линии ИКМ для передачи служебной информации коммутационной системы (КС ), что позволяет сократить номенклатуру требуемых БИС. БИС ГКИ может подключаться на обоих концах линии ИКМ-30/32 .
3.1 СРАВНЕНИЕ ПРОЕКТИРУЕМОЙ СИСТЕМЫ С ЦИФРОВОЙ ТРАНСПОРТНОЙ СЕТЬЮ КОМПАНИИ “МТУ-ИНФОРМ”.
Прежде всего необходимо отметить, что обе системы имеют в своей основе кольцевой принцип построения сети, что обеспечивает преимущества по сравнению с радиальной схемой построения сети . Основным отличием проектируемой системы от сети , построенной по принципу Синхронной Цифровой Иерархии, является снижение минимальной пропускной способности канала до 2,048 Мбит/с, это накладывает определенные условия на построение устройств обеспечивающих работу сети. Вторым важным отличием проектируемой системы является децентрализация управления, которая позволяет использовать устройства системы независимо от центрального узла управления, что в конечном итоге позволяет продолжить работу сети при выходе из строя центрального управляющего элемента , и тем самым повысить надежность системы вцелом .
3.2. АНАЛИЗ РАЗЛИЧНЫХ ВАРИАНТОВ ПОСТРОЕНИЯ СТРУКТУРНОЙ СХЕМЫ ГКИ .
Исходя из назначения устройства, можно представить устройство в виде некоего блока, который обеспечивает сопряжение 64х входящих цифровых каналов с линией передачи ИКМ –30/32 32 со стороны абонентского оборудования , а также сопряжения линии ИКМ-30/32 с коммутационным полем со стороны ЭАТС и обеспечивает кроме того ввод/вывод служебных каналов линии ИКМ для передачи служебной информации коммутационной системы (КС ) . Структурная схема такого устройства показана на рисунке 3.1.
УСТРОЙСТВО УПРАВЛЕНИЯ |
|
Комму-татор |
|
Групповой канальный интерфейс |
|
Групповой канальный интерфейс |
|
Исходящий канал 16,384 Мбит/с .
Групповые каналы 2,048 Мбит/с .
Рис. 3.1. Общее строение устройства .
Исходящие групповыеканалы |
БЛОКЦИКЛОВОЙ СИНХРОНИЗАЦИИ |
УСТРОЙСТВО УПРАВЛЕНИЯ |
|
БЛОК ТАКТОВОЙ СИНХРОНИЗАЦИИ |
|
2,048 Мбит/с Шины обмена |
|
Рис . 3.2. |
Далее необходимо выравнивание по циклам ( синхронизация по нача-лу цикла входящего тракта с началом КС ) . Это можно сделать в БУФЕ-РЕ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ . Одновременно в БЦС выполняется преобразование формата входящих групповых каналов ИКМ-30/32 в формат тракта коммутационного поля ( рисунок 3.3.).
Исходящие групповыеканалы |
БУФЕРЦИКЛОВОЙ СИНХРОНИ-ЗАЦИИ |
УСТРОЙСТВО УПРАВЛЕНИЯ |
|
БЛОК ТАКТОВОЙ СИНХРОНИ-ЗАЦИИ |
БЛОКЦИКЛОВОЙ СИНХРОНИЗА-ЦИИ |
|
Рис . 3.3.
Исходящий групповой тракт |
|
- 2,048 Мбит/с - 16,384 Мбит/с - Шины обмена |
МУЛЬТИПЛЕКСОР / ДЕМУЛЬТИПЛЕКСОР |
УСТРОЙСТВО УПРАВЛЕНИЯ |
|
БЛОК ТАКТОВОЙ СИНХРОНИЗАЦИИ |
|
БУФЕР ЦИКЛОВОЙ СИНХРОНИЗАЦИИ |
|
ФОРМИРОВАТЕЛЬ ИКМ |
БЛОК ЦИКЛОВОЙ СИНХРОНИЗАЦИИ |
|
Шина обмена с внешним контроллером управления |
|
Рис . 3.4. |
При детальном рассмотрении структуры можно заметить, что для обеспечения циклового выравнивания входящих групповых каналов необходимо запомнить информацию из этих каналов , приходящую в разное время , а затем начать считывание информации по сигналу синхронизации из УСТРОЙСТВА УПРАВЛЕНИЯ . Для выполнения временной коммутации также необходимо запомнить приходящую информацию , а затем считывать эту информацию в порядке соответ-ствующим карте коммутации . Отсюда несложно сделать вывод о целесообразности объединения БЛОКА ЦИКЛОВОЙ СИНХРОНИЗАЦИИ и БУФЕРА ЦИКЛОВОЙ СИНХРОНИЗАЦИИ . Такая структурная схема представлена на рис. 3.5.
МУЛЬТИПЛЕКСОР / ДЕМУЛЬТИПЛЕКСОР |
|
БЛОК ТАКТОВОЙ СИНХРОНИЗАЦИИ |
|
ФОРМИРОВАТЕЛЬ ИКМ |
БЛОК ЦИКЛОВОЙ СИНХРОНИЗАЦИИ |
|
- 2,048 Мбит/с - 16,384 Мбит/с - Шины обмена |
УСТРОЙСТВО УПРАВЛЕНИЯ |
|
Шина обмена с внешним контроллером управления |
|
Рис . 3.5. |
Рассмотрим подробнее назначение блоков:
Блок тактовой синхронизации .
Синхронизация по тактам ( фазе ) входящей линии тракта передачи с фазой коммутационного поля КС .
Блок цикловой синхронизации .
Блок цикловой синхронизации должен выполнять следующие фун-кции :
· поиск синхросигнала ;
· вхождение в синхронизм ;
· поддерживание синхронизма ;
· обнаружение входа из синхронизма при сбоях .
Мультиплексор / демультиплексор осуществляет связь внутренней шины с информационными и служебными каналами тракта ИКМ . Мульти-плексная внутренняя шина служит для обмена информацией между каналами ИКМ тракта и шиной управляющей микро-ЭВМ , через соответствующие интерфейсы :
– интерфейс служебных сигналов выполняет функции выделения , буферизации и ввода/вывода сигналов информационных каналов ( например , посылка вызова , отбой и др .) ;
– интерфейс 16–го канала осуществляет ввод/вывод служебной информации 16–го канала , необходимой для межпроцессорного обмена ;
– интерфейс абонентских каналов обеспечивает доступ к любому абонентскому каналу и может использоваться для сопряжения уплотненного канала передачи данных с групповым трактом ИКМ , а также для диагностики абонентских каналов .
Блок формирователя ИКМ .
Передатчик цикловых синхроимпульсов предназначен для формирования в групповом исходящем канале циклового и сверхциклового синхросигналов в формате внутрисистемного обмена , либо в формате стандартного канала ИКМ–30/32 .
3.1. Функциональные характеристики , архитектура и
схемотехника блока группового канального интерфейса .
Блок ГКИ предназначен для обеспечения стыка ( подключения ) групповых цифровых входящих каналов ИКМ-30/32 абонентских и соединительных линий с коммутационным оборудованием цифровых АТС синхронной сети связи .
Основные функции , выполняемые ГКИ следующие :
– поиск и выделение сигналов цикловой и сверхцикловой синхронизации входящего ИКМ тракта ;
– фазовая и цикловая синхронизация входящего ИКМ канала с групповыми входами АТС ;
– ввод служебных сигналов АТС в любой информационный канал группового тракта ИКМ ;
– ввод / вывод служебного 16-го канала группового тракта ИКМ ;
– соединение шины управляющей ЭВМ с любым информационным каналом ИКМ тракта ( ввод / вывод ) ;
– формирование циклового и сверхциклового синхронизма исходящего группового канала ИКМ -30/32 ;
– ввод служебных сообщений в 16-й канал исходящего интерфейса группового канала ИКМ -30/32 .
Входящий групповой канал ИКМ-30/32 поступает на вход блока фазовой синхронизации . С выхода блока фазовой синхронизации групповой канал ИКМ , синхронизированный по фазе ( по тактам ) с АТС , поступает на входы блока выделения циклового синхросигнала и буфера цикловой синхронизации .
Блок выделения циклового синхросигнала обеспечивает поиск синхросигнала и вхождение в синхронизм , а также задает моменты установки начального адреса каналов при записи в буфер цикловой синхронизации и выдает служебные сигналы в устройство управления при возникновении сбоев .
С выхода буфера цикловой синхронизации входящий канал ИКМ , синхронный с АТС , через мультиплексор/демультиплексор и буферную схему поступает на выходы ГКИ .
Мультиплексор/демультиплексор осуществляет связь внутренней шины ГКИ с информационными и служебными каналами тракта ИКМ .
Мультиплексная внутренняя шина служит для обмена информацией между каналами ИКМ тракта и шиной управляющей микро-ЭВМ , через соответствующие интерфейсы :
– интерфейс служебных сигналов выполняет функции выделения , буферизации и ввода/вывода сигналов информационных каналов ( например, посылка вызова , отбой и др . )
( Рассматриваются варианты : синтезатор , непосредственный доступ к каналам и др .) ;
– интерфейс 16-го канала осуществляет ввод/вывод служебной информации 16-го канала , необходимой для межпроцессорного обмена ;
– интерфейс абонентских каналов обеспечивает доступ к любому абонентскому каналу и может использоваться для сопряжения уплотненного канала передачи данных с групповым трактом ИКМ , а также для диагностики абонентских каналов .
Передатчик цикловых синхроимпульсов предназначен для формирования в групповом исходящем канале ИКМ-30/32 циклового и сверхциклового синхросигналов в формате внутрисистемного обмена , либо в формате стандартного канала ИКМ-30/32 .
Управление режимами работы ГКИ , типами и адресами обмена осуществляется с помощью устройства управления по командам , поступающим из микро-ЭВМ .
3.1.1. Схема выравнивания по фазе и циклам .
Схема выравнивания по фазе и циклам представлена на рисунке и содержит блок фазовой синхронизации . Блок фазовой синхронизации включает в себя ЗУ с раздельной адресацией ячеек по записи и считывания , счетчики записи ( сч..1 ) и считывания ( сч.2 ) , дешифратор адреса записи ( ДШ ) , мультиплексор считывания ( МХ ) , вычислитель ( ∆φ ) и ПЗУ предустановки счетчика .
Раздельные независимые режимы записи и считывания ячеек ЗУ мо-гут быть реализованы при использовании в качестве ячеек ЗУ D–триггеров. Разделение этих режимов позволяет избежать искажений информации . Запись в ЗУ осуществляется в ячейки , адресуемые счетчиком записи , на счетный вход которого подаются тактовые импульсы , синхронные с входным ИКМ трактом . Считывание информации из ЗУ производится с задержкой относительно входящей информации из ячеек , определяемых счетчиком считывания , который работает с фазой тактовых импульсов АТС .
Число ячеек ЗУ определяется максимально возможной величиной изменения фазы входящего канала относительно фазы тактовых импульсов АТС ( фазового дрожания ) за время сеанса связи :
N = 2*∆φмакс ,
где N – число ячеек ЗУ ,
∆φмакс – максимальный сдвиг фазы относительно средней величины , кратный длительности интервала .
Предварительная установка счетчиков записи и считывания производится при каждом цикле вхождения в синхронизм или в случай-ных сбоев . Разность кодов предустановки , записываемых в счетчики , должна составлять :
А1 – А2 = N/2 = ∆φ
С целью контроля записи по фазе в схему целесообразно ввести вычитатель ( ∆φ ) , определяющий разность кодов счетчиков , и индициру-ющий превышение допустимого фазового сдвига . ( Прорабатывается воз-можность введения цифровой ФАП ) .
С выхода блока фазовой синхронизации информация поступает в буфер цикловой синхронизации , представляющий собой ЗУ с последовате-льной записью и считывания объемом 256 бит , осуществляющее временн-ую задержку входящего канала . Чередование циклов записи/считывания производится с тактовой частотой с фазой АТС . Адреса ячеек при записи и считывания определяются счетчиками адресов с предустановкой , со-ответственно цикловыми синхроимпульсами входящего канала ИКМ – 30/32 ( ЦСИАб ) и АТС ( ЦСИАТС ) . Сигналы предустановки вырабатываются блоком выделения циклового синхросигнала в процессе вхождения в синхронизм . Данная функциональная схема выравнивания представлена на рисунке 3.1.
3.1.2. Блок выделения синхросигнала .
Цикловая синхронизация в системе ИКМ – 30/32 осуществляется путем передачи в групповом канале ИКМ односимвольного синхросигнала ( 7–битовое слово нулевого канала цикла ) . Код синхросигнала принимаем стандартным для системы ИКМ – 30/32 .
В функции устройства выделения циклового синхросигнала входят :
– поиск циклового синхросигнала ;
– установление состояния синхронизма ( выделение циклового синхросигнала ) ;
– обнаружения нарушений синхронизма ;
– защита от случайных сбоев синхронизации .
На этапе вхождения в синхронизм целесообразно использовать метод скользящего поиска временного положения периодической последователь-ности сосредоточенных синхрогрупп в принимаемом сигнале .
|
D C |
|
D C |
|
D C |
|
M X |
ЗУ |
|
DI |
|
DO |
|
A |
|
З / С |
|
ИКМ |
|
ИКМ |
|
M X |
|
D1 |
|
D2 |
|
A |
|
ДШ |
|
ПЗУ |
|
СЧ1 |
|
∆φ |
|
∆φ |
|
СЧ4 |
|
СЧ3 |
|
R |
|
R |
|
ТИАТС |
|
ЦСИАТС |
|
ЦСИАб |
|
|
|||
Рис .3.1. Схема выравнивания .
В системах , где прием символов синхросигнала в интервалы надежного приема информации осуществляется с высокой достоверностью ( вероятность ошибки 10–4…10–5 и менее ) , применение метода скользящего поиска позволяет обеспечить высокое быстродействие установления и восстановления синхронизма по циклам .
Схему выделения циклового синхросигнала ( ЦСС ) можно представить в виде , изображенном на рисунке 3.2.
Символы группового канала ИКМ поступают на вход опознавателя циклового синхросигнала , содержащего регистр сдвига . В течение каждого такта происходит сравнение 7–разрядной кодовой группы с кодом синхросигнала и на выход выдается результат сравнения . Анализатор сравнивает сигналы опознавателя и цикловые импульсы , поступающие с делителя . На выходе анализатора формируются сигналы наличия или отсутствия циклового синхросигнала в канале .
|
РГ |
|
ДШ |
ТИ |
ИКМ |
+1 |
=512 |
R |
СЧТИ |
СЧВЫХ |
СЧВХ |
+1 |
–1 |
+1 |
R |
R |
НЕТСИНХР. |
|
ЦСС |
1 |
|
& |
|
& |
|
& |
|
|
|
Решающее устройство на основе поступающих из анализатора сигналов определяет , имеется ли состояние синхронизма и управляет делителем . Решающее устройство при отсутствии синхронизма переводит устройство поиска и контроля цикловой синхронизации в режим поиска синхронизма .
Структуру циклового синхроимпульса примем стандартной для системы передачи ИКМ – 30/32 . Данная структура предусматривает отличие цикловых синхросигналов , передаваемых в соседних циклах для предотвращения состояния должного синхронизма при наличии «молчащего» информационного канала в групповом тракте . Контроль цикловой синхронизации может осуществляться как по наличию ЦСС в четных циклах , так и по синхросигналам четного и нечетного циклов . Алгоритм работы устройства цикловой синхронизации представлен на рисунке 3.3.
|
ПУСК |
|
СЧТИ +1 |
|
ЦССЧ=1 |
|
ЦССЧ=1 |
|
ЦССН=1 |
|
Сброс СЧТИ |
|
Блокировка Сброса СЧТИ |
|
СЧТИ +1 |
|
СЧТИ =256 |
|
СЧТИ =256 |
|
нет |
|
нет |
|
нет |
|
нет |
|
СЧВХ +1 |
|
СЧВЫХ +1 |
|
СЧВХ =NВХ |
|
СЧВЫХ =NВЫХ |
|
нет |
|
нет |
|
СЧВЫХ =0 |
|
СЧВХ =0 |
|
Разблокировка Сброса СЧТИ |
|
Есть Синхр. |
|
Нет Синхр. |
Рис . 3.3. Алгоритм работы устройства цикловой синхронизации .
После пуска счетчика тактовых импульсов ( сч . ТИ ) , выполняющего функции делителя ( рисунок ) происходит счет тактов в течение двух циклов передача . В конце счета производится проверка наличия ЦСС .
При пуске устройства синхронизации вероятность этого события мала и в этом случае происходит заполнение счетчика по выходу из синхронизма ( сч . вых .) в течение 10 первых циклов передачи ( коэффициент счета данного счетчика уточняется ) . После заполнения счетчика отрабатывается цикл вхождения в синхронизм , заключающийся в поиске циклового синхросиг-нала и его проверка .
Поиск синхросигнала начинается с проверки в каждом такте его наличия в групповом канале . При обнаружении ЦСС ( или кодовой после-довательности совпадающей с ним ) производится сброс счетчика тактовых импульсов , сброс счетчика по входу в синхронизм ( сч . вх . ) и вычитание единицы из счетчика по выходу синхронизма .
Если кодовая группа , приходящая через два цикла не совпадает с кодом ЦСС , то счетчик по выходу из синхронизма вновь заполняется и цикл поиска возобновляется .
В случае обнаружения истинного синхросигнала производится приращение счетчика по входу в синхронизм и проверка наличия ЦСС в следующем четном цикле . Заполнение сч . вх . свидетельствует о вхождении в синхро-низм . Сигналом с его выхода сбрасывается счетчик по выходу из синхронизма .
Функциональная схема устройства , реализующая данный алгоритм представлена на рисунке 3.4 .
Недостатком данной схемы является отсутствие проверки кодовых комбинаций в нечетных циклах группового сигнала . Вследствие этого возможно установление синхронизма при наличии “ молчащего ” канала , т.е. синхронизма по кодовой комбинации , совпадающей с ЦСС и передаваемой длительное время .
В стандарте на линию ИКМ – 30/32 предусмотрено разделение циклов на четные и нечетные с соответствующей подачей синхросигналов четного ( ЦССч ) и нечетного ( ЦССн ) циклов . Ввиду упрощенной структуры ЦССн эти сигналы могут быть использованы только для проверки правильности нахождения ЦССч . Таким образом вхождение в цикловый синхронизм должно состоять из следующих этапов :
1 – поиск во входящем ИКМ–сигнале кодовой комбинации , совпадающей с ЦССч ;
2 – ожидание через 256 тактовых импульсов прихода ЦССн ;
3 – ожидание через 256 тактовых импульсов прихода ЦССч и т.д.
Таким образом поиск нулевого цикла производится только по сигналу ЦССч , а проверка правильности нахождения ( накопления ) – по сигналу ЦССч , и ЦССн .
РГ |
|
СЧТИ |
ВходИКМ |
|
ДШ |
|
ЦССН |
|
ЦССЧ |
|
Схема однократного сброса с самоблокировкой |
|
Разблокировка |
|
R |
|
R / |
|
ТИ |
|
256 |
|
256 |
|
1 |
|
1 |
|
1 |
|
1 |
|
& |
|
& |
|
& |
|
& |
CR |
CR |
|
124 |
|
124 |
|
CЧВХ |
|
CЧВЫХ |
Рис .3.4. Функциональная схема устройства цикловой синхронизации .
Алгоритм , реализующий последовательность операций , представлен на рисунке .Функциональная схема устройства , работающего по данному алгоритму , представлена на рисунке . На рисунке имеется блок “ схема однократного сброса с самоблокировкой ” , работающий следующим обра-зом : при поступлении на его вход R первого импульса ЦССч он выра-батывает один короткий импульс сброса СЧТИ и самоблокируется ( т.е. далее на импульсы ЦССч не реагирует ) до поступления сигнала “ РАЗ-БЛОКИРОВКА ” , который вырабатывает решающее устройство в случае отсутствия синхронизма .
Данные алгоритмы и функциональная схема приняты за базовые при построении устройства цикловой синхронизации .
СВЕРХЦИКЛОВАЯ СИНХРОНИЗАЦИЯ .
Сигнал ИКМ – 30/32 кроме циклов разбивается еще и на сверхциклы . Каждый сверхцикл состоит из 16 циклов . Сверхцикловый синхросигнал ( СЦСС ) передается в 16–том канальном интервале нулевого цикла . Алгоритм вхождения в сверхцикловый синхронизм в основном схож с алгоритмом вхождения в цикловый синхронизм при наличии только ЦССч .
Отличие состоит только в разрядности счетчика СЧТИ и других коэффици-ентах накопления N ВХ и N ВЫХ . Т. к. СЦСС поступает один раз в 16 циклов , то далее пользоваться десятичной системой счисления при указании состояния СЧТИ неудобно . СЧТИ в системе сверхцикловой син-хронизации должен содержать 12 двоичных разрядов . Для удобства разобьём эти разряды на три тетрады условно по 4 разряда в каждой и будем пользоваться шестнадцатиричной системой счисления для обозначе-ния состояния СЧТИ .
Устройство сверхцикловой синхронизации начинает работать только после вхождения в цикловой синхронизм . Алгоритм работы устройства сверхцикловой синхронизации приведен на рисунке 3.5 .
Функциональная схема устройства , работающего по данному алгоритму , приведена на рисунке 3.6.
Совмещенная функциональная схема устройства цикловой и сверх-цикловой синхронизации приведена на рисунке 3.7.
Коэффициетн накопления NВХ Ц = 2 , NВЫХ Ц = 4 , NВХ СЦ = 2 , NВЫХ СЦ = 2
Для индикации состояний схемы ( есть цикловый синхронизм нет сверхциклового синхронизма ) в схему введены два флаговых триггера ТГЦ и ТГСЦ , к выходам которых подключены по два светодиода – зеленый и красный .
Функциональная схема устройства ( рисунок ) состоит из следующих устройств :
1. Входного сдвигового регистра РГВХ .
2. Дешифратора сигналов синхронизации ДШСНХ , имеющего выходы ЦН , ЦЧ , СЦС , на которыхпоявляются сигналы логической
единицы при подачи на входы 1 … 8 кодовых комбинаций , соответствующих ЦССН , ЦССЧ , СЦСС .
3. Счетчика тактовых импульсов СЧТИ , разбитого на 3 тетры и име-ющего 2 входа сигналов : СБР – сбрасывает весь счетчик и СБР3 – только старшую тетраду .
4. Дешифратора состояния СЧТИ – ДШТИ . Назначение выходов ДШТИ :
– ЧЦ – код ЦССЧ
– НЦ – код ЦССН
– 16 – код КИ16 любого цикла
– СЦ – код СЦСС
– СК – код слежебного канала ( т.е. КИ16 любого цикла , кроме ЦО )
Кроме того , имеется возможность “ настроить ” ДШТИ на любой ί–тый канал путем подачи на его дополнительные входы двоичного кода , соответствующего номеру этого канала .
5. Параллельных регистров РГСК и РГ ί , служащих для выделения сигналов ( 16–того ) и ί–того каналов . Сигналы записи поступают на входы С регистров с выходов СК и ί ДШТИ .
|
Флаг Ц = зел.(есть Ц синхр.) |
|
СЧТИ+1 |
|
СЧТИ=16 |
|
СЦСС=1 |
|
нет |
|
нет |
|
нет |
|
СЧТИ=NСЦ |
|
Блокировка установки СЧТИ |
|
СЧТИ=NСЦ |
|
СЧТИ+1 |
|
СЦСС=1 |
|
СЧВЫХ СЦ +1 |
|
СЧВХ СЦ +1 |
|
СЧВХ СЦ=NВХ СЦ |
|
СЧВЫХ СЦ=NВЫХ СЦ |
|
СЧВХ СЦ =0 |
|
СЧВЫХ СЦ =0 |
|
Разблокировка установки СЧТИ |
|
Есть СЦ синхр. |
|
Нет СЦ синхр. |
Рис . 3.5. Алгоритм работы устройства сверхцикловой синхронизации .
РГ |
|
СЧТИ |
ВходИКМ |
|
ДШ |
|
СЦСС |
|
Схема однократного установки с самоблокировкой |
|
Разблокировка |
|
УСТ |
|
ТИ |
|
NСЦ |
|
N16 |
|
1 |
|
& |
CR |
CR |
|
124 |
|
124 |
|
CЧВХ |
|
УСТ |
|
& |
|
CЧВЫХ |
|
& |
Рис .3.6. Функциональная схема устройства сверхцикловой синхронизации .
6. Схемы совпадения сигналов цикловой синхронизации с состояниями СЧТИ – СВПЦ . Эта схема генерирует сигнал ДА при совпадении сигналов ЦН и НЦ или ЦЧ и ЧЦ . Если при наличии сигнала ЧЦ не будет сигнала ЦЧ , или при наличии сигнала НЦ не будет сигнала ЦН , то СВПЦ выдаст сигнал НЕТ .
7. Счетчика входа в цикловый синхронизм СЧВХЦ .
8. Счетчика выхода из циклового синхронизма СЧВЫХЦ .
9. Схемы совпадения сигналов сверхцикловой синхронизации с состояниями СЧТИ – СВПСЦ .
10. Счетчика входа в сверхцикловый синхронизм СЧВХ СЦ .
11. Счетчика выхода из сверхциклового синхронизма СЧВЫХ СЦ .
12. Шести схем триггеров : ТГСБР ( триггер сброса ) , ТГУСТ ( триггер установки ) , ТГВХ Ц ( флаговый триггер входа в цикловый синхро-низм) , ТГВЫХ Ц ( флаговый триггер выхода из циклового синхро-низма , ТГВХ СЦ ( флаговый триггер входа в сверхцикловый синхро-низм ) , ТГВЫХ СЦ ( флаговый триггер выхода из сверхциклового синхронизма )
4.1. КРАТКИЙ ОБЗОР СУЩЕСТВУЮЩИХ СХЕМО-ТЕХНОЛОГИЙ ПРИМЕНЯЕМЫХ В
ИНТЕГРАЛЬНЫХ СХЕМАХ
1. Транзисторно-транзисторная логика (ТТЛ).
2. Эмиттерно-связанная логика (ЭСЛ).
3. Логика, построенная на основе структуры метал-диэлетрик-полупроводник с п-каналом (пМДП).
4. Логика, построенная на основе структуры метал-диэлетрик-полупроводник с транзисторами разной проводимости (КМДП).
4.1.1. ТЕХНОЛОГИЯ ТТЛ.
Технология ТТЛ основана на биполярных структурах. Базовый элемент ТТЛ представляет собой схему, содержащую один многоэмиттерный транзистор и один обычный (см. рис. 4.1), это логическая схема И-НЕ (функцию И выполняет транзистор VT1, а функцию инверсии выполняет транзистор VT2).
Рис. 4.1. Базовый элемент ТТЛ.
Подобная схема обладает низкой помехоустойчивостью и низким быстродействием, быстродействие можно увеличить, используя сложный инвертор, который позволяет сократить время включения (переход из логического «0» в логическую «1»); но время выключения (переход из логической «1» в логический «0») сократить, не удается.
Более высокое быстродействие позволяют получить схемы субсемейства ТТЛШ (транзисторно-транзисторная логика с использованием транзисторов с барьером Шотки; см. рисунок 4.2). В таких схемах барьер Шотки создает нелинейную обратную связь в транзисторе, в результате транзисторы не входят в режим насыщения, хотя и близки к этому режиму. Следовательно, практически исключается время рассасывания, что позволяет существенно увеличить быстродействие.
4.1.2. ТЕХНОЛОГИЯ ЭСЛ.
Рис. 4.3. Базовый элемент ЭСЛ.
Из-за низкого входного сопротивления схемы ЭСЛ обладают высоким быстродействием и работают преимущественно в активном режиме, следовательно, помеха попавшая на вход усиливается. Для повышения помехоустойчивости шину коллекторного питания делают очень толстой и соединяют с общей шиной.
По сравнению со схемами ТТЛ схемы ЭСЛ обладают более высоким быстродействием, но помехоустойчивость у них гораздо ниже. Схемы ЭСЛ занимают большую площадь на кристалле, потребляют большую мощность в статическом состоянии, так как выходные транзисторы открыты и через них протекает большой ток. Схемы, построенные по данной технологии не совместимы со схемами, построенными по другим технологиям, использующим источники положительного напряжения.
4.1.3. ТЕХНОЛОГИЯ пМДП.
В отличие от технологий, рассмотренных выше, технология пМДП основана на МДП - структурах, которые обеспечивают следующие преимущества по сравнению с биполярными:
1. Входная цепь (цепь затвора) в статическом режиме практически не потребляет тока (высокое входное сопротивление);
2. Простая технология производства и меньшая занимаемая площадь на кристалле.
Основными логическими схемами изготовлеваемыми на основе пМДП являются схема ИЛИ-НЕ и И-НЕ (см. рис. 4.4 и рис. 4.5).
Рис. 4.5. Схема И-НЕ.
К недостаткам этих схем можно отнести невысокое быстродействие, по сравнению со схемами ТТЛШ и ЭСЛ. Но в настоящее время благодаря применению новых технологий (окисная изоляция, использование поликремневых затворов, технология «кремний на сапфире») создаются быстродействующие МДП структуры.
4.1.4. ТЕХНОЛОГИЯ КМДП.
Следующим шагом развития МДП технологии стало использование комплиментарных МДП транзисторов, т.е. транзисторов с разным типом проводимости, причем основными являются транзисторы п-типа; а транзисторы р-типа используются в качестве динамической нагрузки.
Использование КМДП-схем по сравнению со схемами пМДП позволяет снизить потребляемую мощность, повысить быстродействие и помехоустойчивость, однако это достигается за счет увеличения площади занимаемой на кристалле и усложнения технологии производства.
|
Рис. 4.7. Схема И-НЕ.
К особенностям интегральных схем, построенных по технологии КМДП можно отнести следующее:
1. Чувствительность к статическому электричеству (для защиты в буферные каскады ставятся диоды);
2. Тиристорный эффект (в КМДП структурах образуются паразитные биполярные, подобные тиристору, структуры между шинами питания). При включении питания тиристор включается и замыкает шину «+» на общую шину (для защиты используется окисная изоляция).
4.2. ВЫБОР СХЕМОТЕХНОЛОГИИ ПОСТРОЕНИЯ БИС
При сравнении рассмотренных выше схемотехнологий не трудно придти к следующим выводам:
1) В биполярных технологиях базовым является элемент реализующий лишь одну логическую функцию (И-НЕ в ТТЛ(Ш) и ИЛИ-НЕ в ЭСЛ), в то время как базовыми в МДП технологиях являются и те и другие логические элементы. Конечно, можно любую логическую функцию перевести в базисы И-НЕ или ИЛИ-НЕ, но это усложняет и процесс создания схемы, и саму схему. Следовательно с этой позиции схемы предпочтительней строить на основе МДП структур.
2) Так как внутреннее умножение частоты в проектируемой БИС было устранено, то быстродействие не играет значительной роли, следовательно, технология ЭСЛ отпадает; так как интегральные схемы, построенные по данной технологии, потребляют значительную мощность и менее помехоустойчивы, чем все остальные; а для обеспечения питания таких схем необходимы специальные каскады.
3) У схем МДП более простая технология изготовления, что сказывается на себестоимости всего устройства в целом, следовательно, с этих позиций технология МДП предпочтительней биполярной.
В результате анализа различных технологий (см. ГЛАВА 9) было отдано предпочтение технологии КМДП, как наиболее оптимальной для решения данной задачи.
4.3. СХЕМЫ КМДП С ТРЕЬИМ СОСТОЯНИЕМ
Транзисторы VT1 и VT2 представляют собой обычный КМДП инвертор, подключенный к источнику питания и общей шине через транзисторные ключи, построенные на транзисторах VT3 и VT4.
Рассмотрим принцип работы данной схемы. Управление ей осуществляется двумя входами Z и Z. Если на вход Z подать напряжение логической единицы, то транзисторы VT3 и VT4 откроются и схема работает как обычный инвертор, а при подаче на управляющий вход напряжения логического нуля транзисторы VT3 и VT4 закроются и на выходе схемы окажется очень большое сопротивление. Таблица истинности такого элемента сведена в таблицу 4.1.
|
Вход |
Z |
Z |
Выход |
|||
|
0 1 0 1 |
0 0 1 1 |
1 1 0 0 |
Отключен Отключен 1 0 |
Таблица 5.1.
Для построения принципиальной схемы на основе функциональной необходимо разработать библиотеку элементов. Библиотека элементов включает в себя наиболее часто используемые элементы функциональной схемы, такие как счетчики, триггеры и др. Библиотечные элементы составляются из базовых ячеек, разработанных ранее. Затем библиотечные элементы объединяются на одной принципиальной схеме.
6.1. РАЗРАБОТКА БИБЛИОТЕКИ ЭЛЕМЕНТОВ
6.1.1. ТАКТИРУЕМЫЙ D-ТРИГГЕР
Рис. 6.1. Схема D-триггера.
Рассмотрим принцип работы триггера, его схема содержит два входа: один информационный (D), а другой синхронизирующий (C). При подаче логического нуля на вход С, как видно из осциллограмм, состояние триггера не изменяется, т.к. сигнал не проходит через элементы И-НЕ на входе схемы, и следовательно состояние триггера не изменяется. При подаче на вход С напряжения логической единицы, поступающий на вход D сигнал изменит состояние триггера, т.к. на один из входных элементов И-НЕ поступит единица. При поступлении логической единицы на вход D (на входе С действует напряжение логической единицы), триггер перейдет в состояние, когда на выходе Q действует напряжение логической единицы; а при поступлении логического нуля триггер перейдет в состояние, когда на выходе Q действует напряжение логического нуля.
6.1.2. СЧЕТЧИКИ.
Рис. 6.2. Схема простейшего двухразрядного счетчика.
Принцип работы данной схемы заключается в следующем, при подаче первого импульса на вход схемы (Т) входной триггер переходит в состояние, когда на выходе Q действует логический ноль, при этом на инверсном выходе образуется логическая единица, поступающая на вход D. Следовательно, при поступлении следующего импульса логическая единица на входе D «перебросит» триггер в состояние, когда на выходе Q начинает действовать логическая единица, запускающая второй триггер, который работает аналогичным образом. Таким образом, на выходах схемы формируется последовательность двоичных чисел (см. осциллограммы на рис. 7.2), сначала 00, затем 01, затем 10 и, наконец, 11; после поступления следующего импульса на вход Т, на выходе снова образуется 00.
Рис. 6.3 Двухразрядный счетчик.
Принцип работы данной схемы не отличается от принципа работы схемы приведенной выше, за исключением того, что в нулевое состояние (на выходе 00) эту схему можно перевести в любой момент времени по сигналу R.
При необходимости увеличить разрядность счетчика можно, добавляя в схему новые триггеры (таким образом строятся схемы на 3, 4 и более разрядов), но иногда возникает необходимость сбросить не все выходы счетчика, а лишь один разряд. Такую схему можно построить, добавив элемент ИЛИ-НЕ, подключенный к триггеру обслуживающему заданный разряд. Рассмотрим схему четырехразрядного счетчика, с возможностью сброса четвертого разряда. Схема такого устройства представлена на рисунке 6.4.
Рис. 6.4. Схема четырехразрядного счетчика с возможностью сброса четвертого разряда.
Принцип работы данной схемы практически не отличается от принципа работы счетчика, рассмотренного выше, кроме того, что сброс четвертого разряда может осуществляться как вместе со сбросом всего счетчика, так и отдельно, для этого в схему добавлен элемент ИЛИ-НЕ.
6.1.3. ДЕШИФРАТОРЫ
Рис. 6.5. Схема трехразрядного дешифратора.
Схема работает следующим образом, при поступлении кодовой комбинации (от 000 до 111) на вход ищется совпадение (при помощи схем И) и на соответствующий выход поступает напряжение логической единицы. Инверторы требуются для преобразования кодовых комбинаций, содержащих логические нули.
В разрабатываемой БИС существует необходимость и в дешифраторах на большее количество разрядов (4 и 5), поэтому необходимо рассмотреть схемы таких дешифраторов. Принципы функционирования таких схем не отличаются от принципа функционирования трехразрядного дешифратора, только количество схем совпадения (И) увеличивается в соответствии с увеличением выходов (N):
N = 2n; [6.1]
где n - количество входов, и количество инверторов увеличится до количества входов.
Схема дешифратора на четыре входа представлена на рисунке 6.6. Аналогично строится схема и пятиразрядного дешифратора.
6.1.4. МУЛЬТИПЛЕКСОР
Мультиплексор является устройством, подключающим один из входов к выходу по сигналу управления. В схеме проектируемого устройства мультиплексор встречается всего один раз, но так как схема его получается достаточно простой, то было решено вынести мультиплексор в библиотеку элементов. У разрабатываемого мультиплексора 10 информационных входов, разбитых на две группы по 5 входов, и 5 выходов, к которым подключается соответствующая группа входов, управление производится при помощи одного управляющего входа. Схема такого мультиплексора представлена на рисунке 6.7.
Рассмотрим принцип работы данной схемы, при поступлении на вход А уровня логического нуля через инвертор подключаются схемы совпадения для первой группы входов, при прохождении через любой из входов этой группы сигнала логической единицы, одна из схем И срабатывает и выдает на своем выходе напряжение логической единицы, через схему ИЛИ подключены выходы, и при поступлении на один из входов схемы ИЛИ, сигнал проходит на выход. При подаче напряжения логической единицы на вход А первая группа входов отключается, и подключается вторая группа входов, схема работает в аналогичном первому случаю режиме, только на выход поступают сигналы со второй группы входов. Этот принцип работы хорошо иллюстрируется при помощи осциллограмм приведенных на рисунке 6.7.
|
||||||
6.2. РАЗРАБОТКА ПРИНЦИПИАЛЬНЫХ СХЕМ
БЛОКОВ ПРОЕКТИРУЕМОЙ БИС
6.2.1. РАЗРАБОТКА ПРИНЦИПИАЛЬНОЙ СХЕМЫ ПРИЕМНИКА
ЦИКЛОВОГО И СВЕРХЦИКЛОВОГО СИНХРОНИЗМА
Разработку принципиальной схемы на основе разработанной библиотеки элементов необходимо вести по функциональной схеме данного блока. В функциональной схеме имеется регистр сдвига на тактируемых триггерах (следовательно, нам понадобятся 8 D-триггеров), схемы совпадения собраны на собраны на элементах И (на 4 и на 6 входов), счетчики и дешифраторы также являются библиотечными элементами, следовательно, по сравнению с функциональной схемой принципиальная не несет в себе изменений. Принципиальная схема, построенная с помощью программы схемотехнического моделирования, представлена на рисунке 7.7, единственным отличием, связанным со спецификой программы является построение схемы в стандарте ANSI. Функционирование схемы, подробно были описаны ранее .
Рис. 6.8. Принципиальная схема приемника циклового и
сверхциклового синхронизма.
6.2.2. РАЗРАБОТКА ПРИНЦИПИАЛЬНОЙ СХЕМЫ
КОММУТАЦИОННОГО ЭЛЕМЕНТА
Принципиальная схема КОММУТАЦИОННОГО ЭЛЕМЕНТА также строится на основе функциональной схемы, но в данном случае необходимо рассмотреть соединение ячеек памяти, входящих в состав двух ОЗУ (запоминающего устройства адреса и информационного запоминающего устройства).
Рис. 6.9. Принципиальная схема запоминающего устройства адреса.
В информационном запоминающем устройстве запись производится побитно, а считывание словарно (по 8 бит), для этого необходимо объединить входы всех ячеек, а выходы ячеек объединить по строкам , при этом необходимо к каждому адресному входу подключит элемент И, который и позволит выбрать именно ту ячейку памяти, которую и необходимо (см. рис. 6.10 ). При таком построении запоминающего устройства адрес строки и адрес столбца должны задаваться для каждой ячейки отдельно.
Рис. 6.10. Принципиальная схема запоминающего устройства
коммутации.
Дальнейшая разработка принципиальной схемы КОММУТАЦИОННОГО ЭЛЕМЕНТА сводится к подстановке разработанных библиотечных элементов в соответствии с функциональной схемой данного блока. Запоминающие устройства на принципиальной схеме блока представлены в виде отдельных элементов. Разработка принципиальной схемы велась при помощи программы схемотехнического моделирования, и все элементы данного устройства представлены в стандарте ANSI.
В запоминающем устройстве коммутации при записи и считывании информация представляется в разной форме (при записи побитно, а при считывании словарно) и поэтому дешифратор строк при считывании информации необходимо отключить.
6.2.3. ПРИНЦИПИАЛЬНАЯ СХЕМА БЛОКА ФОРМИРОВАНИЯ
ИСХОДЯЩИХ КАНАЛОВ
Разработка принципиальной схемы БЛОКА ФОРМИРОВАНИЯ ИСХОДЯЩИХ КАНАЛОВ, не отличается от разработки предыдущих принципиальных схем. Рассмотрим принцип работы запоминающего устройства. При записи запоминающее устройство воспринимает информацию словарно по 8 бит, и записывает ее в соответствующий столбец (для этого необходимо объединить входы элементов входящих в одну строку), а считывание информации происходит из соответствующей строки (для этого необходимо объединить элементы, входящие в один столбец) (см. рис. 6.11)
Рис. 6.11. Принципиальная схема запоминающего устройства.
Рис. 6.12. Принципиальная схема блока формирования исходящих каналов.
9.1. ОБОСНОВАНИЕ ВЫБОРА ЗАКАЗНОЙ БИС
Увеличение степени интеграции ИС приводит к их функциональной специализации и затратам на разработку . Это приводит к тому , что заказные БИС обычно производятся малыми партиями по специальному заказу, поэтому такие БИС являются очень дорогими, по сравнению с серийными, так как требуют тех же затрат на разработку, при намного меньшем числе БИС в серии . Кроме этого высокая степень функциональной специализации таких БИС требует от проектировщика глубоких специальных схемотехнических знаний . Но при использовании серийных интегральных схем их количество в проектируемом устройстве составляло бы несколько десятков, что существенно снизило бы надежность, увеличило бы количество потребляемой энергии, потребовало бы намного большей площади, при тех же реализуемых функциях; и в итоге оказалось бы экономически нецелесообразным. Поэтому было решено строить интерфейс в виде одной заказной БИС.
9.2. ОБОСНОВАНИЕ ВЫБОРА СТРУКТУРНОЙ СХЕМЫ
Выбор оптимального строения структурной схемы БИС интерфейса в наибольшей степени зависит от выбора оптимальных условий формирования уплотненного временного канала.
Проведем сравнение этих условий по следующим критериям:
· по числу функций, выполняемых блоками интерфейса ;
· по внутренней частоте;
· по стоимости реализации интерфейса;
· по рациональному использованию оперативной памяти.
Рассмотрим три способа выделения и вставки каналов:
1 - традиционный;
2 – реализованный в прототипе;
3 – с параллельной шиной.
Традиционный способ состоит в выделения ( или вставки ) одного уплотненного по времени канала из 64х входящих групповых каналов простым извлечением его из всеобщего потока посредством увеличения ( или уменьшения ) числа интерфейсом . Этот способ невыгоден, так как с увеличением числа интерфейсов увеличивается количество коммутаторов.
Это приводит к увеличению объема обработки , выполняемого коммутатором и увеличением тактовой частоты в два , четыре , восемь раз по
сравнению с данной . А это приводит к тому , что уменьшается количество операций выполняемых отдельными блоками коммутатора и усложняется схемотехника всего устройства в целом.
Способ, реализованный в прототипе, заключается в выделении и вставке 16 го служебного канала если тактовая частота совпадает со станционной частотой . Этот способ хоть и позволяет устранить некоторые сложности схемотехнического плана , но не решает всей проблемы в целом , т.к. не всегда эти частоты совпадают и на выравнивание приходится применять более сложную аппаратуру .
В качестве оптимального выбран 3ий способ . Этот способ подразумевает выделение 16 го канала из внутренней оперативной памяти , в которую записываются каналы , которые пришли ранее синхросигнала ( нулевого канала ) . Все это позволяет в некотором виде снизить себестоимость устройства в целом .
К разрабатываемой БИС интерфейса предъявляются следующие требования, которые позволяют более плодотворно вести работу по созданию данного устройства:
· возможность интегрирования в существующие цифровые системы передачи данных (в частности построение одно- и многозвенных систем на основе разрабатываемой БИС);
· простота управления;
· невысокая стоимость.
Для обеспечения возможности интегрирования в существующие цифровые системы необходимо применять стандартные схемотехнологии построения БИС, обладающие широкой распространенностью. Следовательно, для своей реализации разрабатываемое устройство требует определенные промышленные наработки различных технологий. На современном этапе производительность той или иной технологии не может быть измерена только количеством элементов (чаще всего транзисторов) на единице площади, как это часто делается для интегральных схем. Логическая функция (И-НЕ или ИЛИ-НЕ) реализованная по одной технологии необязательно эквивалентна по количеству элементов соответствующей логической функции реализованной на основе другой технологии, поэтому число элементов на единицу площади не является основным критерием сравнения технологий. В этом случае важны и другие характеристики БИС реализованных на основе разных технологий, отражающие их функциональные возможности, способы реализации логических функций.
От других типов БИС, заказные интегральные схемы отличаются следующими своими свойствами:
1. Большая степень интеграции;
2. Меньшая функциональная гибкость;
3. Аппаратная поддержка выполняемых команд.
Все эти и некоторые другие свойства позволяют реализовывать на них сложные алгоритмы обработки цифровых сигналов при относительно низких затратах.
Таким образом, использование заказной БИС, реализованной на отработанной технологии производства, существенно уменьшит ограничения на сложность реализации интерфейса при относительно низких затратах на производство.
Выбор технологии производства БИС производится методом анализа иерархий . Варианты , которые были рассмотрены , представлены в таблице 9.1.
Возможные варианты технологий производства заказной БИС.
|
Технология |
Краткое описание (реализуемая базовая функция) |
|
ТТЛ(Ш) |
Биполярная (И-НЕ) |
|
ЭСЛ |
Биполярная (ИЛИ-НЕ) |
|
NМДП |
МДП с n-каналом (И-НЕ и ИЛИ-НЕ) |
|
КМДП |
Комплиментарная МДП (И-НЕ и ИЛИ-НЕ) |
Таблица 9.1
При заполнении таблиц использовалась шкала относительной важности, приведенная в таблице 9.2.
Шкала относительной важности.
|
Интенсивность относительной важности |
определение |
|
1 |
равная важность |
|
3 |
умеренное превосходство |
|
5 |
сильное превосходство |
|
7 |
значительное превосходство |
|
9 |
очень сильное превосходство |
|
2,4,6,8 |
промежуточные суждения |
Таблица 9.2.
Выбор производится по следующим критериям:
· Быстродействие;
· Помехоустойчивость;
· Потребляемая мощность;
· Площадь, занимаемая на кристалле;
· Совместимость (возможность интеграции БИС, построенной по данной технологии, с БИС, построенными по другой технологии);
· Стоимость.
На основании этих данных были составлены 7 матриц: матрица попарных сравнений для критериев, по которой определяется наиболее важный (таблица 9.3) ,6 матриц попарных сравнений альтернатив по отношению к каждому критерию (таблицы 9.4, 9.5, 9.6, 9.7, 9.8, 9.9).
В матрицах приняты следующие обозначения:
Xi - локальный приоритет, определяемый по формуле : Xi=
сумма по столбцу
A - вариант реализации на ТТЛ(Ш),
B - вариант реализации на ЭСЛ,
C - вариант реализации на nМДП,
D - вариант реализации на КМДП.
|
1 |
2 |
3 |
4 |
5 |
6 |
Xi |
||
|
1.Быстродействие |
1 |
1/5 |
3 |
1/3 |
1/7 |
3 |
0,66 |
0,07 |
|
2.Помехоустойчивость |
3 |
1/5 |
3 |
1 |
1/7 |
3 |
0,96 |
0,11 |
|
3.Потребление |
1/3 |
1/7 |
1 |
1/3 |
1/5 |
3 |
0,46 |
0,05 |
|
4.Площадь |
7 |
3 |
5 |
7 |
1 |
7 |
4,15 |
0,45 |
|
5.Совместимость |
5 |
1 |
7 |
5 |
1/3 |
5 |
2,58 |
0,28 |
|
6.Стоимость |
1/3 |
1/5 |
1/3 |
1/3 |
1/7 |
1 |
0,32 |
0,04 |
|
å |
9,13 |
1,00 |
Таблица 9.3.
Рассчитаем отношение согласованности по следующей формуле:
ОС = ИС/СС, где (9.1)
ИС = (lil - n)/(n - 1); (9.2)
n=6; СС=1,2
lil = S Xi * S yij = 1,17 + 1,33 + 0,96 + 1,54 + 0,88 + 0,88 = 6,76; (9.3)
ИС = (6,76 - 6)/(6 - 1) = 0,152;
ОС = 0,152/1,2 = 0,127.
ОС<0,2; следовательно, оценки пересматривать не надо.
Быстродействие.
|
A |
B |
C |
D |
Xi |
||
|
A |
1 |
1/5 |
3 |
3 |
1,16 |
0,19 |
|
B |
5 |
1 |
7 |
7 |
3,96 |
0,65 |
|
C |
1/3 |
1/7 |
1 |
1/2 |
0,39 |
0,07 |
|
D |
1/3 |
1/7 |
2 |
1 |
0,56 |
0,09 |
|
å |
6,07 |
1,00 |
Таблица 9.4
Рассчитаем отношение согласованности по следующей формуле:
ОС = ИС/СС, где (9.1)
ИС = (lil - n)/(n - 1); (9.2)
n=4; СС=0,9
lil = S Xi * S yij = 1,27 + 0,97 + 1,04 + 0,92 = 4,20; (9.3)
ИС = (4,2 - 4)/(4 - 1) = 0,067;
ОС = 0,067/0,9 = 0,074.
ОС<0,2; следовательно, оценки пересматривать не надо.
Помехоустойчивость.
|
A |
B |
C |
D |
Xi |
||
|
A |
1 |
5 |
1 |
1/3 |
1,14 |
0,21 |
|
B |
1/5 |
1 |
1/5 |
1/7 |
0,48 |
0,09 |
|
C |
1 |
5 |
1 |
1/3 |
1,56 |
0,29 |
|
D |
3 |
7 |
3 |
1 |
2,20 |
0,41 |
|
å |
5,37 |
1,00 |
Таблица 9.5
Рассчитаем отношение согласованности по следующей формуле:
ОС = ИС/СС, где (9.1)
ИС = (lil - n)/(n - 1); (9.2)
n=4; СС=0,9
lil = S Xi * S yij = 1,09 + 0,90 + 1,09 + 0,96 = 4,04; (9.3)
ИС = (4,04 - 4)/(4 - 1) = 0,013;
ОС = 0,013/0,9 = 0,014.
ОС<0,2; следовательно, оценки пересматривать не надо.
Потребление.
|
A |
B |
C |
D |
Xi |
||
|
A |
1 |
5 |
1/5 |
1/7 |
0,61 |
0,09 |
|
B |
1/5 |
1 |
1/7 |
1/9 |
0,24 |
0,04 |
|
C |
5 |
7 |
1 |
1/3 |
1,85 |
0,29 |
|
D |
7 |
9 |
3 |
1 |
3,71 |
0,58 |
|
å |
6,41 |
1,00 |
Таблица 9.6
Рассчитаем отношение согласованности по следующей формуле:
ОС = ИС/СС, где (9.1)
ИС = (lil - n)/(n - 1); (9.2)
n=4; СС=0,9
lil = S Xi * S yij = 1,19 + 0,88 + 1,26 + 0,92 = 4,25; (9.3)
ИС = (4,25 - 4)/(4 - 1) = 0,083;
ОС = 0,083/0,9 = 0,092.
ОС<0,2; следовательно, оценки пересматривать не надо.
Площадь.
|
A |
B |
C |
D |
Xi |
||
|
A |
1 |
5 |
3 |
5 |
0,99 |
0,21 |
|
B |
1/5 |
1 |
1/3 |
1/2 |
0,24 |
0,05 |
|
C |
1/3 |
3 |
1 |
3 |
2,03 |
0,43 |
|
D |
1/5 |
2 |
1/3 |
1 |
1,47 |
0,31 |
|
å |
4,73 |
1,00 |
Таблица 9.7
Рассчитаем отношение согласованности по следующей формуле:
ОС = ИС/СС, где (9.1)
ИС = (lil - n)/(n - 1); (9.2)
n=4; СС=0,9
lil = S Xi * S yij = 1,07 + 0,99 + 0,75 + 1,24 = 4,05; (9.3)
ИС = (4,05 - 4)/(4 - 1) = 0,017;
ОС = 0,017/0,9 = 0,019.
ОС<0,2; следовательно, оценки пересматривать не надо.
Совместимость.
|
A |
B |
C |
D |
Xi |
||
|
A |
1 |
5 |
1/3 |
1/5 |
0,76 |
0,13 |
|
B |
1/5 |
1 |
1/7 |
1/9 |
0,24 |
0,04 |
|
C |
5 |
7 |
1 |
1/2 |
2,41 |
0,41 |
|
D |
3 |
9 |
2 |
1 |
2,47 |
0,42 |
|
å |
5,88 |
1,00 |
Таблица 9.8.
Рассчитаем отношение согласованности по следующей формуле:
ОС = ИС/СС, где (9.1)
ИС = (lil - n)/(n - 1); (9.2)
n=4; СС=0,9
lil = S Xi * S yij = 1,19 + 0,88 + 1,08 + 0,94 = 4,09; (9.3)
ИС = (4,09 - 4)/(4 - 1) = 0,03;
ОС = 0,03/0,9 = 0,033.
ОС<0,2; следовательно, оценки пересматривать не надо.
Стоимость.
|
A |
B |
C |
D |
Xi |
||
|
A |
1 |
3 |
5 |
6 |
3,08 |
0,56 |
|
B |
1/3 |
1 |
3 |
4 |
1,41 |
0,26 |
|
C |
1/5 |
1/3 |
1 |
2 |
0,60 |
0,11 |
|
D |
1/6 |
1/4 |
1/2 |
1 |
0,38 |
0,07 |
|
å |
5,47 |
1,00 |
Таблица 9.9
Рассчитаем отношение согласованности по следующей формуле:
ОС = ИС/СС, где (9.1)
ИС = (lil - n)/(n - 1); (9.2)
n=4; СС=0,9
lil = S Xi * S yij = 0,95 + 1,19 + 1,04 + 0,91 = 4,09; (9.3)
ИС = (4,09 - 4)/(4 - 1) = 0,03;
ОС = 0,03/0,9 = 0,033.
ОС<0,2; следовательно, оценки пересматривать не надо.
Глобальный приоритет для каждой альтернативы вычисляется как сумма произведений локальных приоритетов на соответствующий весовой коэффициент. Глобальные приоритеты приведены в таблице 9.10, из которой видно, что наибольший приоритет у варианта реализации БИС коммутации с использованием КМДП технологии.
|
1 |
2 |
3 |
4 |
5 |
6 |
Глобальный Приоритет |
|
|
Вес |
0,07 |
0,11 |
0,05 |
0,45 |
0,28 |
0,04 |
|
|
ТТЛ(Ш) |
0,19 |
0,21 |
0,09 |
0,21 |
0,13 |
0,56 |
0,19 |
|
ЭСЛ |
0,65 |
0,09 |
0,04 |
0,05 |
0,04 |
0,26 |
0,09 |
|
пМДП |
0,07 |
0,29 |
0,29 |
0,43 |
0,41 |
0,11 |
0,33 |
КМДП |
0,09 |
0,41 |
0,58 |
0,31 |
0,42 |
0,07 |
0,39 |
Таблица 9.10.
Выводы: С помощью метода анализа иерархий проведено сравнение следующих типов технологий производства БИС по следующим критериям: 1) быстродействие; 2) помехоустойчивость; 3) потребляемая мощность; 4) площадь, занимаемая на кристалле; 5) совместимость; 6) стоимость. Предпочтение отдается технологии КМДП. В таблице 9.3. приведена матрица сравнения критериев. Наибольший локальный приоритет у критерия «площадь». По данным таблицы 9.9 локальный приоритет пМДП технологии превалирует над локальными приоритетами других технологий, но в других случаях локальный приоритет КМДП выше. Конечным этапом сравнения является синтез глобальных приоритетов. Наибольший глобальный приоритет имеет КМДП технология, она и будет использоваться для реализации заказной БИС интерфейса .
9.4 РАСЧЕТ ОСНОВНЫХ ТЕХНИКО-ЭКОНОМИЧЕСКИХ
ПОКАЗАТЕЛЕЙ
9.4.1 РАСЧЕТ ПОКАЗАТЕЛЕЙ НАДЕЖНОСТИ.
При расчете определим следующие показатели:
1. наработка на отказ Т [ч];
2. вероятность безотказной работы за год (8760 часов).
T=1/ L , где L— интенсивность отказов устройства;
li — интенсивность отказов i-го элемента;
Рбр(t = 8760) = е - Lt = e - L8760. (9.4)
Расчет интенсивности отказов элементов приведен в таблице 9.11.
|
Наименование Элемента |
Количество k |
Интенсивность отказов одного элемента li ,1/ч |
Интенсивность отказов всех элементов k*li ,[1/ч] |
|
Интегральная схема |
1 |
10-6 |
1*10-6 |
|
Итого |
1 |
L=10-6 |
Таблица 9.11
L = 10-6 [1/ч];
T = 1/ L = 1/10-6 = 106 [час];
Время наработки на отказ производители различных электронных компонентов стараются сделать как можно больше, для того чтобы при интегрировании этих компонентов в одном устройстве (на одной печатной плате) время наработки на отказ тоже было бы большим (при интеграции п компонентов время наработки на отказ уменьшается приблизительно в п раз). И поэтому время наработки на отказ данной БИС составляет около 114 лет, т.е. намного больше срока морального старения.
Рбр(t = 8760) = е - Lt = e - L8760 » 0,991.
9.4.2 РАСЧЕТ СЕБЕСТОИМОСТИ ИЗГОТОВЛЕНИЯ БИС.
БИС изготовлена на основе кремниевого кристалла по технологии КМДП. Себестоимость БИС равна: СБИС = П + Скр+ З+ ЦР + ОЗР, где
П — стоимость покупных деталей (корпус, проводники и т.д.);
Скр — себестоимость изготовления кристалла ИС;
З — расходы на основную заработную плату;
ЦР — цеховые расходы;
ОЗР — общезаводские расходы.
1. Рассчитаем стоимость покупных изделий П.(Цены на компоненты сведены в таблицу 9.12.)
|
Наименование Элемента |
Тип |
Количество, шт. |
Цена за Единицу, $ |
Сумма , $ |
|
Кристалл |
Кремниевый |
1 |
0,02 |
0,02 |
|
Корпус |
2123.40 - 1 |
1 |
0,05 |
0,05 |
|
Проводники |
40 |
0,004 |
0,16 |
|
|
Изготовление фотошаблона ИС |
Площадь, см2 |
Цена за См2, $ |
||
|
3,5 |
0,02 |
0,07 |
||
|
Итого |
0,3 |
Таблица 9.12
2. Себестоимость изготовления кристалла ИС.
Расходы на зарплату:
Плотность компоновки rфакт =498/3,5=142,28 эл/см2, а rнорм = 75 эл/см2.
Определим коэффициент пересчета Кпересч.= rфакт / rнорм = 142/75 = 1,9
Расценок на 1 см2:
Рц =0,8*Рд+ DРц ; Pд = 0,1руб/см2
DРц = Рд*0.2* Кпересч
Рц = 0,8*0,1+0,1*0,2*1,9 = 0,12 руб/см2
Расходы на зарплату (без учета расходов на социальные нужды):
Зкр1= Рц1* Sкр=0,5 * 3,5= 1,75 руб.
Расходы на зарплату (с учетом расходов на социальные нужды +41%):
Зкр= 1,41 * Рц1* Sкр= 1,41 * 0,5 * 3,5= 2,47 руб.
Себестоимость изготовления кристалла ИС:
Скр = Зкр + М + Н, где Н — накладные расходы
Н=2,2* Зкр=2.2*2,47=5,43 руб.
Скр=2,47 + 2,38 + 5,43 = 10,28 руб.
3. Расчет расходов на зарплату при изготовлении БИС.
Трудоемкость работ:
* подготовка кристалла к фотолитографии tпф.=Sкр * 10 сек/см2 = 3,5 * 10 = 350 сек = 0,01 ч;
* непосредственно процесс фотолитографии и формирования элементов tфл.=Sкр* 5 ч/см2= 3,5*5 = 17,5ч;
* пайка внешних выводов tпвв.=Sкр*1сек/10см2= 3,5/10 = 0.35сек =0,0001ч;
* проверка работоспособности и настройка tпрн.=Sкр*10мин/10см2= 3,5*10/10 = 3,5мин= 0,06ч;
* промывка и лакировка корпуса tплк.=Sкр*4мин/10см2=3,5*4/10=1,4мин = 0,02ч.
Рассчитаем расходы на зарплату при изготовлении блока. Результаты можно свести в таблицу (см. таблица 9.13)
|
Виды работ |
Трудоемкость нормо-час |
Разряд работы |
Часовая ставка руб./ч |
Расходы на зарплату руб. |
|
1.Подготовка кристалла |
0,01 |
2 |
2,032 |
0,02032 |
|
2.Фотолитография |
17,5 |
3 |
0,010 |
0,175 |
|
3.Пайка |
0,0001 |
3 |
0,010 |
0,00001 |
|
4.Проверка |
0,06 |
4 |
6,689 |
0,40134 |
|
5.Промывка и лакировка |
0,02 |
2 |
2,188 |
0,04376 |
|
Итого: |
0,65 |
Таблица 9.13
4. Цеховые накладные расходы на изготовление устройства; примем коэффициент увеличения равным 2,7 (среднеотраслевой коэффициент):
ЦР = 2,7* Зустр = 2,7*0,65 = 1,76 руб.
5. Общезаводские накладные расходы на изготовление устройства; примем коэффициент увеличения равным 1,3 (среднеотраслевой коэффициент):
ОЗР = 1,3* Зустр = 1,3*0,65 = 0,84руб.
Себестоимость изготовления разрабатываемой БИС:
П = 0,3*6,05 = 1,82 руб.
СБИС = П + Скр + Зустр + ЦР + ОЗР= =1,82+10,28+0,65+1,76+0,84 =15,35 руб.
Расчет оптовой цены:
Цопт = СБИС (1 + r/100)=15,35 (1+0,15) = 17,65 руб.
9.5. ВЫВОДЫ
Основываясь на вышеприведенных фактах, было выбрано использование заказной БИС на основе КМДП технологии. Как видно из экономического расчета такая БИС обладает достаточно низкой себестоимостью и хорошими показателями надежности, что очень важно при использовании данной БИС в системах общего пользования, таких как городские телефонные сети, работающих круглые сутки.
ВВЕДЕНИЕ В настоящее время в России, как и во всем мире наблюдается информационный бум и объем информации, передаваемой по коммутируемым (в том числе и телефонным ) каналам связи, сильно возрастает и, поэтому, возникает необходим
Компьютерная Томография
Локальные вычислительные сети на базе IBM PC AT совместимых ПЭВМ
Программатор ПЗУ
Разработка программной и аппаратной поддержки к методическим указаниям "Программирование микроконтроллеров"
USB-порт. Flash-Память
Сравнительный анализ и оценка возможностей НГМД и НЖМД
Разработка факсимильного аппарата формата А4
Анализ и оценка портативных компьютеров и соответствующих операционных систем
Copyright (c) 2024 Stud-Baza.ru Рефераты, контрольные, курсовые, дипломные работы.